485芯片問(wèn)題總結(jié)

485芯片問(wèn)題總結(jié)

杭州辦事處多家智能電表類(lèi)客戶設(shè)備集中出現(xiàn)485芯片問(wèn)題，其他類(lèi)型的客戶較少的出現(xiàn)此類(lèi)問(wèn)題。

智能儀表是隨著80年代初單片機(jī)技術(shù)的成熟而發(fā)展起來(lái)的，現(xiàn)在世界儀表市場(chǎng)基本被智能儀表所壟斷。究其原因就是企業(yè)信息化的需要，企業(yè)在儀表選型時(shí)其中的一個(gè)必要條件就是要具有聯(lián)網(wǎng)通信接口。最初是數(shù)據(jù)模擬信號(hào)輸出簡(jiǎn)單過(guò)程量，后來(lái)儀表接口是RS232接口，這種接口可以實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)的通信方式，但這種方式不能實(shí)現(xiàn)聯(lián)網(wǎng)功能。隨后出現(xiàn)的RS485解決了這個(gè)問(wèn)題。

同時(shí)RS485也存在問(wèn)題：

1、通信質(zhì)量差或者無(wú)法通信。

A、收發(fā)時(shí)序不匹配

現(xiàn)象1：485通訊不成功，用邏輯分析儀查看，發(fā)送的碼字正確，電能表返回碼字也符合規(guī)約。再細(xì)看，主站發(fā)送的碼字的最后一位同電能表應(yīng)答的數(shù)據(jù)幀的第一位之間幾乎沒(méi)有停頓。

分析：由于485總線是一個(gè)半雙工的通訊方式，收和發(fā)不能同時(shí)進(jìn)行，從發(fā)送完成到變?yōu)榻邮諣顟B(tài)，無(wú)論是軟件的處理抑或是硬件的切換都需要一定的延時(shí)，因此DL／T645規(guī)定幀間延時(shí)Td：20ms≤Td≤500ms，主要是給發(fā)送方一個(gè)由發(fā)轉(zhuǎn)為收的時(shí)間，保證接收方返回的數(shù)據(jù)能完整的被接收。而有些電能表，尤其是一些早期的多功能表對(duì)此考慮不夠，在接收到主站的請(qǐng)求命令幀后，未進(jìn)行幀響應(yīng)延時(shí)，就立刻發(fā)送應(yīng)答幀，而此時(shí)主站還處于發(fā)送狀態(tài)，等主站返回到接收狀態(tài)時(shí)，電能表前面的碼字已發(fā)送完，主站接收到的應(yīng)答數(shù)據(jù)幀不完整引起通信失敗。

現(xiàn)象2：當(dāng)主站對(duì)某塊表連續(xù)抄幾幀數(shù)據(jù)時(shí)，第一幀通訊成功，第二幀開(kāi)始電表不回應(yīng)答幀。

分析：同樣的道理，電表的485由發(fā)轉(zhuǎn)為收也需要延時(shí)，而有的主站軟件編程時(shí)，沒(méi)有考慮，接收完一幀數(shù)據(jù)后沒(méi)有延時(shí)或延時(shí)不夠就又開(kāi)始抄下一幀，而此時(shí)電表還沒(méi)有回到接收狀態(tài)，通訊失敗。在這里我們建議通信雙方在編程時(shí)都必須嚴(yán)格遵守DL／T645所規(guī)定的幀間延時(shí)，并留有余量，具體應(yīng)用時(shí)可取一個(gè)中間值，如100ms。

B、判斷幀起始符出錯(cuò)

對(duì)于電能表485總線來(lái)講，它是一種數(shù)字異步通信方式。異步通信不象同步通信，其沒(méi)有專(zhuān)門(mén)的同步信號(hào)進(jìn)行同步，接收方無(wú)法準(zhǔn)確判知哪一個(gè)字節(jié)是一幀數(shù)據(jù)通信的開(kāi)始，因此DL／T645中規(guī)定68H作為幀起始符（幀同步碼），代表一幀數(shù)據(jù)的開(kāi)始。有些主站和電能表在軟件編程時(shí)考慮得比較理想，接收數(shù)據(jù)時(shí)未按照DL／T645中規(guī)定68H來(lái)判定數(shù)據(jù)幀的開(kāi)始，而是呆板的以接收到的第一個(gè)字符作為幀起始標(biāo)志；如果電表在此幀數(shù)據(jù)之前發(fā)了幾個(gè)FEH，其接收到的數(shù)據(jù)將會(huì)出現(xiàn)同步錯(cuò)誤。另外，如總線上平時(shí)有干擾信號(hào)存在，導(dǎo)致485芯片不停地收到諸如FCH、DEH這樣雜亂數(shù)據(jù)；當(dāng)總線上有正常信號(hào)產(chǎn)生時(shí)，由于干擾信號(hào)比較小的原因，其對(duì)通信并無(wú)太大的影響，但對(duì)接收方來(lái)講，其接收正確數(shù)據(jù)幀前會(huì)混有若干個(gè)字節(jié)的雜亂數(shù)據(jù)，由于同步處理不當(dāng)，通訊也會(huì)失敗。通常的做法是每接收一個(gè)字節(jié)都要判是否是68H，若不是則丟掉該字節(jié)，然后繼續(xù)往下判，直到收到68H才啟動(dòng)一幀數(shù)據(jù)的接收。

C、幀奇偶校驗(yàn)位／幀結(jié)束符不合理目前看來(lái)，由于這個(gè)原因引起485通信不成功占有很大的比例。我們知道，在485通信時(shí)，對(duì)于接收到的數(shù)據(jù)一般都會(huì)按收、發(fā)雙方事先約定的奇偶校驗(yàn)方式進(jìn)行數(shù)據(jù)檢錯(cuò)，并將錯(cuò)誤的數(shù)據(jù)幀剔除，等待發(fā)送方重發(fā)。這種ARQ的通信方式本身是無(wú)可厚非的，但是有的軟件人員在編程時(shí)考慮問(wèn)題不夠全面，在判斷一幀結(jié)束處理時(shí)，沒(méi)有根據(jù)所收數(shù)據(jù)幀的長(zhǎng)度和結(jié)束符“16H”及時(shí)地將數(shù)據(jù)接收任務(wù)結(jié)束，而是依據(jù)多長(zhǎng)時(shí)間內(nèi)收不到新的一個(gè)字節(jié)數(shù)據(jù)來(lái)認(rèn)為一幀已收完。這種處理方法在下面這種情況下就會(huì)導(dǎo)致通信失敗。

眾所周知，RS485芯片的接收靈敏度為±200mV，即當(dāng)電壓UAUB≥200mV時(shí)，輸出邏輯“1”；UAUB≤－200mV時(shí)，輸出邏輯“0”。當(dāng)－200mV＜UAUB＜200mV時(shí)，輸出不確定。這樣一來(lái)，當(dāng)總線上所有的485芯片均處于接收狀態(tài)時(shí)，總線處于高阻狀態(tài)，此時(shí)A、B間的壓差為0V，芯片輸出處于不定狀態(tài)，可能輸出“1”，也可能輸出“0”，而且狀態(tài)會(huì)隨著時(shí)間而變化。如果輸出為“0”，在某些時(shí)候則會(huì)導(dǎo)致通信失敗。我們知道，電能表在發(fā)送完應(yīng)答幀后，一般會(huì)馬上從發(fā)送狀態(tài)轉(zhuǎn)換到接收狀態(tài)。正常情況應(yīng)該是：主站的485芯片收完最后一個(gè)字節(jié)的停止位后繼續(xù)保持為“1”（波形見(jiàn)圖2），而有的485芯片則可能跳變保持為“0”（波形見(jiàn)圖3），UART（通用異步收發(fā)器）則認(rèn)為又收到一個(gè)字節(jié)00H，且很有可能校驗(yàn)和是錯(cuò)的，這樣接收軟件可能會(huì)判斷到一個(gè)字節(jié)校驗(yàn)位出錯(cuò)，而將前面接收完全正確的一幀丟掉，造成通信失敗。

D、接口電路不合理

由于485在實(shí)際使用中存在這樣或那樣的問(wèn)題，人們對(duì)其接口電路采取了各種保護(hù)、濾波措施。如加上保護(hù)二極管、熱保險(xiǎn)絲、電容、上拉電阻等（見(jiàn)圖4），這些措施有的有效，但有的無(wú)效甚至有害。

485總線的理想介質(zhì)是雙絞線，其等效阻抗約為120Ω，因此為了在長(zhǎng)距離、高速通信時(shí)做到阻抗匹配，一般在電表的485的A、B線之間加一個(gè)120Ω的電阻。此種方式對(duì)于一對(duì)一的通信是實(shí)用的，但一對(duì)多時(shí)，如果每個(gè)電表內(nèi)部均加一個(gè)120Ω的電阻，并在一起整個(gè)總線上的負(fù)載就很重，這樣掛在總線上的485收發(fā)器就可能達(dá)不到標(biāo)準(zhǔn)的數(shù)量32個(gè)，且距離也會(huì)縮短。因此，只應(yīng)在網(wǎng)絡(luò)的起點(diǎn)和終點(diǎn)各加一個(gè)。

有的產(chǎn)品為了濾波而在A、B線對(duì)地加上電容，現(xiàn)在看來(lái)這樣會(huì)帶來(lái)問(wèn)題。電容加小了不起作用；加大了，正常的信號(hào)會(huì)被濾除或造成波形失真。我們?cè)��?jīng)做過(guò)試驗(yàn)，以1200bps通信時(shí)，0．1μF的電容就會(huì)影響通信的成功率。如果通信速率達(dá)到幾百kbps，電容就不能加了。

485總線處于懸浮狀態(tài)時(shí)A、B線等電位。為了保證A比B高200mV以上，有的廠家將A、B線分別通過(guò)10k電阻上拉到5V、下拉到地，這樣在都處于接收狀態(tài)時(shí)，A、B間的電位差約為5V，485芯片的接收端為高，通信不受影響。這個(gè)想法是好的，但是實(shí)際組網(wǎng)中往往好幾個(gè)廠家的表連在一起，如別的表中加了120Ω電阻，則上拉電阻、120Ω、下拉電阻之間構(gòu)成分壓關(guān)系，A、B線間的電壓只有幾十毫伏，接收端的電平還是不定。

目前國(guó)內(nèi)應(yīng)用的單片機(jī)大部分只有一個(gè)UART串口，而電能表一般均需一個(gè)485接口和一個(gè)紅外光接口，受成本所限，有的廠家就將這兩個(gè)信號(hào)通過(guò)線與、線或的方式合在一起共用一個(gè)UART口。這樣就帶來(lái)一個(gè)問(wèn)題，當(dāng)紅外通信時(shí)，485就會(huì)不通；另外，當(dāng)紅外收到各種可見(jiàn)光的干擾時(shí)，紅外口不停地輸出干擾信號(hào)，由于線與、線或邏輯的原因，485不能通信或485時(shí)通時(shí)不通。

2、通電一段時(shí)間后癱瘓。這種情況通常發(fā)生在RS485系統(tǒng)無(wú)地線情況下。當(dāng)收發(fā)端或收與收端之間“地電位”不同時(shí)，電位能量從低到高，向低位設(shè)備釋放，由于設(shè)備中電容充電效應(yīng)，使兩邊的“地”電位相同，在此期間內(nèi)工作正常。等到電容被充滿后，兩端的地電位就不同了。系統(tǒng)就無(wú)法正常工作。檢測(cè)這種故障，通常檢查收發(fā)端的數(shù)字地是否連接。數(shù)字地與A、B之間是否有1.5Vac以上交流電壓。

3、通電直接癱瘓。

A、斷電檢測(cè)系統(tǒng)A、B、地之間有無(wú)短路，開(kāi)路現(xiàn)象

B、檢查發(fā)送設(shè)備是否正常。包括計(jì)算機(jī)通訊口選擇、波特率、協(xié)議等等。

C、系統(tǒng)是否增減變動(dòng)。如增加發(fā)送設(shè)備（鍵盤(pán)、DVR）數(shù)量所引起的接線錯(cuò)誤、發(fā)送

設(shè)備工作狀態(tài)錯(cuò)誤。必須提到的是，有些發(fā)送設(shè)備是出于“常發(fā)”狀態(tài)，控制住總線，導(dǎo)致其他設(shè)備無(wú)法發(fā)出信號(hào)。例如有些計(jì)算機(jī)RS485卡、DVR、矩陣、鍵盤(pán)等等。在這種情況下，必須采用RS485集線設(shè)備隔離。集線設(shè)備主要是將多路RS485信號(hào)，集中成一路信號(hào)。

D、個(gè)別設(shè)備接口芯片損壞導(dǎo)致總線“箝位”。這種情況可以在發(fā)送設(shè)備有信號(hào)發(fā)出時(shí)，

使用外用表直流電壓20V檔分別測(cè)量A-地、B-地之間電壓值，觀察有無(wú)變化。變化應(yīng)該在0.1-0.5V之間。如果無(wú)變化，證明總線被“箝位”了�？梢灾鹌�排查，找出故障點(diǎn)。

4、串口芯片燒毀。

RS-485接口芯片在使用、焊接或設(shè)備的運(yùn)輸途中都有可能受到靜電沖擊而損壞。在傳輸線架設(shè)于戶外的使用場(chǎng)合,接口芯片乃至整個(gè)系統(tǒng)還有可能遭受雷電襲擊。選用抗靜電或抗雷擊的芯片可有效避免此類(lèi)損失。UM3085/UM3088芯片內(nèi)部集成了ESD保護(hù)電路，人體模型ESD保護(hù)和機(jī)器模型ESD保護(hù)分別達(dá)到15kV和2kV。此外，英聯(lián)電子還有一套完善的ESD保護(hù)方案(圖1)，使系統(tǒng)能在更為苛刻的瞬態(tài)高壓沖擊環(huán)境中可靠運(yùn)行。

RS485芯片的供電電源通常來(lái)自于變壓器，當(dāng)出現(xiàn)較為惡劣電壓變化時(shí)，電源上可能會(huì)出現(xiàn)一些瞬態(tài)浪涌高壓，圖中UM07可以很好地將這些瞬態(tài)電壓鉗位，保護(hù)接口芯片。與此同時(shí)，對(duì)于總線的兩個(gè)通信端口，采用UESD712進(jìn)行保護(hù)，可以起到很好的防雷效果。

在某些工業(yè)控制領(lǐng)域，由于現(xiàn)場(chǎng)情況十分復(fù)雜，各個(gè)節(jié)點(diǎn)之間存在很高的共模電壓。雖然RS-485接口采用差分傳輸方式，具有一定的抗共模干擾能力，但當(dāng)共模電壓超過(guò)RS-485接收器的極限接收電壓，即大于+12V或小于-7V時(shí)，接收器就無(wú)法正常工作，嚴(yán)重時(shí)甚至?xí)�燒毀芯片和儀器設(shè)備。

5、傳輸距離達(dá)不到要求。

485總線的理想介質(zhì)是雙絞線，其等效阻抗約為120Ω，因此為了在長(zhǎng)距離、高速通信時(shí)做到阻抗匹配，一般在電表的485的A、B線之間加一個(gè)120Ω的電阻。此種方式對(duì)于一對(duì)一的通信是實(shí)用的，但一對(duì)多時(shí)，如果每個(gè)電表內(nèi)部均加一個(gè)120Ω的電阻，并在一起整個(gè)總線上的負(fù)載就很重，這樣掛在總線上的485收發(fā)器就可能達(dá)不到標(biāo)準(zhǔn)的數(shù)量32個(gè)，且距離也會(huì)縮短。

6、總線下掛設(shè)備數(shù)量達(dá)不到要求。485總線的理想介質(zhì)是雙絞線，其等效阻抗約為120Ω，因此為了在長(zhǎng)距離、高速通信時(shí)做到阻抗匹配，一般在電表的485的A、B線之間加一個(gè)120Ω的電阻。此種方式對(duì)于一對(duì)一的通信是實(shí)用的，但一對(duì)多時(shí)，如果每個(gè)電表內(nèi)部均加一個(gè)120Ω的電阻，并在一起整個(gè)總線上的負(fù)載就很重，這樣掛在總線上的485收發(fā)器就可能達(dá)不到標(biāo)準(zhǔn)的數(shù)量32個(gè)，且距離也會(huì)縮短。

擴(kuò)展閱讀：各種總結(jié)芯片

CD4069

CD4069的特性就是CMOS門(mén)電路的特性，有六個(gè)反相器；工作原理是如單一應(yīng)用是單非門(mén)（輸入1輸出0，反之相反）；有時(shí)可做振蕩器。CD4069由六個(gè)COS/MOS反相器電路組成。此器件主要用作通用反相器、即用于不需要中功率TTL驅(qū)動(dòng)和邏輯電平轉(zhuǎn)換的電路中。輸入1則輸出為0,輸入0則輸出1.有14個(gè)引腳,引腳如下：

1腳和2腳（1輸入2輸出），3腳和4腳（3輸入4輸出），5腳和6腳（5輸入6輸出），8腳和9腳（8輸入9輸出），

10腳和11腳（10輸入11輸出），12腳和13腳（12輸入13輸出），7腳是VSS14腳是VCC

CD4017：十進(jìn)制計(jì)數(shù)器/脈沖分配器

12腳CO：進(jìn)位端（不用時(shí)接地）14腳

CP：時(shí)鐘輸入端（一般與555相連）15腳（高電平有效）CR：清除端14腳（高電平有效，使用時(shí)處于低電平）EN：禁止端Q0-Q9計(jì)數(shù)脈沖輸出端VDD：正電源VSS：地

CD4511LED驅(qū)動(dòng)、譯碼器

BI：4腳是消隱輸入控制端，當(dāng)BI=0時(shí)，消隱平時(shí)為高電平LT：3腳是測(cè)試輸入端，當(dāng)BI=1，LT=0時(shí)，譯碼輸出全為1，不管輸入DCBA狀態(tài)如何，七段均發(fā)亮，顯示“8”。它主要用來(lái)檢測(cè)數(shù)碼管是否損壞。

LE：鎖定控制端，當(dāng)LE=0時(shí)，允許譯碼輸出。LE=1時(shí)譯碼器是鎖定保持狀態(tài)，譯碼器輸出被保持在LE=0時(shí)的數(shù)值。1B、2C、6D、7A為8421BCD碼輸入端。

a、b、c、d、e、f、g：為譯碼輸出端，輸出為高電平1有效.

CD4511的內(nèi)部有上拉電阻，在輸入端與數(shù)碼管筆段端接上限流電阻就可工作。

555：

555時(shí)基集成電路各引腳功能描述：腳①是公共地端為負(fù)極；

腳②為低觸發(fā)端TR，低于1／3電源電壓以下時(shí)即導(dǎo)通；腳③是輸出端V，電流可達(dá)201*mA;

腳④是強(qiáng)制復(fù)位端MR，不用可與電源正極相連或懸空;

腳⑤是用來(lái)調(diào)節(jié)比較器的基準(zhǔn)電壓，簡(jiǎn)稱控制端VC，不用時(shí)可懸空，或通過(guò)0.01μF電容器接地;

腳⑥為高觸發(fā)端TH，也稱閾值端，高于2/3電源電壓發(fā)上時(shí)即截止;腳⑦是放電端DIS;⑧是電源正極VC。

555時(shí)基集成電路的主要參數(shù)為（以NE555為例）:電源電壓4.5～16V。

輸出驅(qū)動(dòng)電流為200毫安。

作定時(shí)器使用時(shí)，定時(shí)精度為1％。作振蕩使用時(shí)，輸出的脈沖的最高頻率可達(dá)500千赫。使用時(shí)，驅(qū)動(dòng)電流若大于上述電流時(shí)，在腳③輸出端加裝擴(kuò)展電流的電路，如加一三極管放大。

CD4011四2輸入與非門(mén)

當(dāng)兩輸入端有一個(gè)輸入為0，輸出就為1。當(dāng)輸入端均為1時(shí)，輸出為0。

7809

單向晶閘管

LM324有真差動(dòng)輸入的四運(yùn)算放大器

可單電源工作：3V-32V低偏置電流：最大100nA每封裝含四個(gè)運(yùn)算放大器具

有內(nèi)部補(bǔ)償?shù)墓δ堋?/p>

LM358兩個(gè)獨(dú)立的、高增益、內(nèi)部頻率補(bǔ)償?shù)碾p運(yùn)算放大器

直流電壓增益高(約100dB)單位增益頻帶寬(約1MHz)

電源電壓范圍寬：?jiǎn)坞娫?330V)；雙電源(±1.5一±15V)

7段數(shù)碼管

CD40110為十進(jìn)制可逆計(jì)數(shù)器/鎖存器/譯碼器/驅(qū)動(dòng)器，具有加減計(jì)

數(shù)，計(jì)數(shù)器狀態(tài)鎖存，七段顯示譯碼輸出等功能。

CD40106

CD40106由六個(gè)斯密特觸發(fā)器電路組成。每個(gè)電路均為在兩輸入端具有斯密特觸發(fā)器功能的反相器。觸發(fā)器在信號(hào)的上升和下降沿的不同點(diǎn)開(kāi)、關(guān)。上升電壓(VT+)和下降電壓(VT-)之差定義為滯后電壓。

24681012數(shù)據(jù)輸出端13591113數(shù)據(jù)輸入端14電源正7接地

CD40192是同步十進(jìn)制可逆計(jì)數(shù)器，具有雙時(shí)鐘輸入，并具有清除和置數(shù)

等功能

引腳功能：圖中：LD（11腳）置數(shù)端CU(5腳)加計(jì)數(shù)端CD(4腳)減計(jì)數(shù)端C0（12腳）－非同步進(jìn)位輸出端B0（13腳）非同步借位輸出端。838電子

J1、J2、J3、J4計(jì)數(shù)器輸入端.Q1、Q2、Q3、Q4數(shù)據(jù)輸出端CR（14腳）清除端

當(dāng)CR為低電平，LD為高電平時(shí)，執(zhí)行計(jì)數(shù)功能。執(zhí)行加計(jì)數(shù)時(shí)，減計(jì)數(shù)端CD接高電平，計(jì)數(shù)脈沖由CU輸入；在計(jì)數(shù)脈沖上升沿進(jìn)行8421碼十進(jìn)制加法計(jì)數(shù)。執(zhí)行減計(jì)數(shù)時(shí)，加計(jì)數(shù)端CU接高電平，計(jì)數(shù)脈沖由減計(jì)數(shù)端CPD輸入。

74ls138

摘要：

74LS138為3－8線譯碼器，共有54/74S138和54/74LS138兩種線路結(jié)構(gòu)型式，其中LS是指采用低功耗肖特基電路.引腳圖：

工作原理：

當(dāng)一個(gè)選通端（G1）為高電平，另兩個(gè)選通端（/(G2A)和/(G2B)）為低電平時(shí)，可將地址端（A、B、C）的二進(jìn)制編碼在一個(gè)對(duì)應(yīng)的輸出端以低電平譯出。利用G1、/(G2A)和/(G2B)可級(jí)聯(lián)擴(kuò)展成24線譯碼器；若外接一個(gè)反相器還可級(jí)聯(lián)擴(kuò)展成32線譯碼器。若將選通端中的一個(gè)作為數(shù)據(jù)輸入端時(shí)，74LS138還可作數(shù)據(jù)分配器。

74ls139：

74LS139功能:

54/74LS139為2線－4線譯碼器,也可作數(shù)據(jù)分配器。其主要電特性的典型值如下：型號(hào)54LS139/74LS139傳遞延遲時(shí)間22ns功耗34mW

當(dāng)選通端（G1）為高電平，可將地址端（A、B）的二進(jìn)制編碼在一個(gè)對(duì)應(yīng)的輸出端以低電平譯出。若將選通端（G1）作為數(shù)據(jù)輸入端時(shí)，139還可作數(shù)據(jù)分配器。

74ls139引腳圖：

引出端符號(hào)：

A、B：譯碼地址輸入端

G1、G2：選通端（低電平有效）Y0～Y3：譯碼輸出端（低電平有效）

74ls164:

164為8位移位寄存器,其主要電特性的典型值如下：54/74164185mW54/74LS16480mW當(dāng)清除端（CLEAR）為低電平時(shí)，輸出端（QA－QH）均為低電平。串行數(shù)據(jù)輸入端（A，B）可控制數(shù)據(jù)。當(dāng)A、B任意一個(gè)為低電平，則禁止新數(shù)據(jù)輸入，在時(shí)鐘端（CLOCK）脈沖上升沿作用下Q0為低電平。當(dāng)A、B有一個(gè)為高電平，則另一個(gè)就允許輸入數(shù)據(jù)，并在CLOCK上升沿作用下決定Q0的狀態(tài)。引腳功能：

CLOCK：時(shí)鐘輸入端CLEAR：同步清除輸入端（低電平有效）A，B：串行數(shù)據(jù)輸入端QA－QH：輸出端

rc延時(shí)電路

計(jì)算公式:延時(shí)時(shí)間t=-R*C*ln((E-V)/E)

式中，“-”是負(fù)號(hào)；電阻R和電容C是串聯(lián)，R的單位為歐姆，C的單位為F；E為輸入電壓，V為電容兩端充電要達(dá)到的電壓。ln是以e為底的自然對(duì)數(shù)，在EXCEL系統(tǒng)中有函數(shù)，計(jì)算非常方便。例：

R=150K,C=1000UF,輸入電壓為12V，求當(dāng)電容C兩極的電壓達(dá)到3伏時(shí)的時(shí)間：t=-（150*1000）*（1000/1000000）*ln（（12-3）/12）=43（秒）

友情提示：本文中關(guān)于《485芯片問(wèn)題總結(jié)》給出的范例僅供您參考拓展思維使用，485芯片問(wèn)題總結(jié)：該篇文章建議您自主創(chuàng)作。

來(lái)源：網(wǎng)絡(luò)整理 免責(zé)聲明：本文僅限學(xué)習(xí)分享，如產(chǎn)生版權(quán)問(wèn)題，請(qǐng)聯(lián)系我們及時(shí)刪除。

《485芯片問(wèn)題總結(jié)》由互聯(lián)網(wǎng)用戶整理提供,轉(zhuǎn)載分享請(qǐng)保留原作者信息,謝謝!
鏈接地址：http://m.seogis.com/gongwen/700652.html

• 上一篇：XXX公司春節(jié)促銷(xiāo)活動(dòng)總結(jié)
• 下一篇：總結(jié)引起電能表燒壞的原因及預(yù)防措施